i2c插槽的结构原理是什么?

I2C(芯片间)总线接口连接微控制器和串行I2C总线。它提供多主机功能，控制所有I2C总线特定的时序、协议、仲裁和定时。支持标准和快速两种模式，同时与SMBus  2.0兼容。
I2C模块有多种用途，包括CRC码的生成和校验、SMBus(系统管理总线—System  Management  Bus)和PMBus(电源管理总线—Power  Management  Bus)。
根据特定设备的需要，可以使用DMA以减轻CPU的负担。

SI、SO、SCK。传输的速率由时钟信号SCK决定，SI为数据输入、SO为数据输出。采用SPI总线的系统如图8-27所示，它包含了一个主片和多个从片，主片通过发出片选信号-CS来控制对哪个从片进行通信，当某个从片的-CS信号有效时，能通过SI接收指令、数据，并通过SO发回数据。而未被选中的从片的SO端处于高阻状态。主设备通过产生移位时钟来发起通讯。通讯时，数据由SO  输出，SI  输入，数据在时钟的上升或下降沿由SO  输出，在紧接着的下降或上升沿由SI  读入，这样经过8/16  次时钟的改变，完成8/16  位数据的传输。

I²C总线的时钟线SCL和数据线SDA都是双向传输线。总线备用时SDA和SCL都必须保持高电平状态，只有关闭I²C总线时才使SCL钳位在低电平。在标准I²C模式下数据传送速率可达100kbit/s，高速模式下可达400kbit/s.总线的驱动能力受总线电容限制，不加驱动扩展时驱动能力为400pF。

I2C总线是由数据线SDA和时钟SCL构成的串行总线，各种被控制器件均并联在这条总线上，每个器件都有一个唯一的地址识别，可以作为总线上的一个发送器件或接收器件(具体由器件的功能决定)
  I2C总线必须由主器件（通常为微控制器）控制，主器件产生串行时钟（SCL），同时控制总线的传输方向，并产生开始和停止条件。
  数据传输中，首先主器件产生开始条件，随后是器件的控制字节（前七位是从器件的地址，最后一位为读写位）。接下来是读写操作的数据，以及  ACK响应信号。数据传输结束时，主器件产生停止条件